SSCAD 25


Extração Eficiente de MFCCs em FPGA: Uma implementação Aberta e Flexível

Julio Avelar, Vinicius Miguel, Tiago Zaparoli, Enzo Bertoloti, Gabriel Oliveira, Rodolfo Azevedo

julio.avelar@students.ic.unicamp.br

LSC COMPUTER SYSTEMS LABORATORY


UNICAMP



A Revolução da IA na Borda já começou. Mas...

Como dar **'ouvidos' inteligentes** a dispositivos de borda com fortes restrições de **energia** e **custo**?





Por que dar 'ouvidos' inteligentes a dispositivos de borda ?

- Método **não intrusivo** para coleta de dados
- Captura informações **ricas** e de **alta dimensão** que outros sensores não captam
- Útil em **interação** Humano-Máquina
- Abrange um **grande intervalo** de aplicações









Não lidamos diretamente com o Áudio bruto

- Não lidamos diretamente com o **sinal bruto** ao procurar **padrões**
- Um vetor de **características** é utilizado para pequenos frames de áudio
- O **MFCC** é um dos algoritmos mais **clássicos** utilizados
- Consiste de **várias operações** no domínio da **frequência**



Calcular MFCC é caro

- O algoritmo exige **operações de alto custo**
- Com o avanço de aceleradores e algoritmos de IA, a **extração de características** voltou a ser um dos **gargalos**
- Dispositivos de borda têm **recursos limitados**



Onde Executar este Algoritmo?

Software (CPU/GPU)

- **Altamente flexível**
- Consumo **elevado** sem o auxílio de **aceleradores**
- **Inviável** para dispositivos de borda



Onde Executar este Algoritmo?


Software (CPU/GPU)

- **Altamente flexível**
- Consumo **elevado** sem o auxílio de **aceleradores**
- **Inviável** para dispositivos de borda



ASIC

- **Alto desempenho** e **eficiência** energética
- Baixa **flexibilidade**
- Viável apenas em **Larga escala**



Onde Executar este Algoritmo?


Software (CPU/GPU)

- **Altamente flexível**
- Consumo **elevado** sem o auxílio de **aceleradores**
- **Inviável** para dispositivos de borda




ASIC

- **Alto desempenho** e **eficiência** energética
- Baixa **flexibilidade**
- Viável apenas em **Larga escala**




FPGAs

- **Alta performance e flexibilidade**
- **Eficiência** próxima a um ASIC
- Implementações **fechadas** ou **dedicadas** a um fabricante




Uma implementação aberta e Flexível baseada em FPGA


- Implementação **completamente aberta**
- Escrita em **SystemVerilog**
- **Portável** entre diferentes **fabricantes**
- Totalmente **parametrizável**
- Aritmética de **ponto fixo** (int32 e int16)



A nossa Implementação


- Funcionamento em **Pipeline**
- **Memory Banking** no cálculo da FFT
- Coeficiente **pré calculados**
- **Otimização** da aplicação dos filtros Mel






Erro e aproximações

- Aritmética de ponto fixo implica **menor precisão** em relação ao ponto flutuante
- Utilização de coeficientes **pré calculados** em precisão **dupla**
- Utilização de **arredondamento** em vez de truncamento





Uso de Recursos e Portabilidade


- Famílias testadas:
  - Artix
  - Kintex
  - Virtex
  - Zynq
  - ECP5
- Uso de DPSs **constante** para cada Família.
- **Consumo dinâmico** inferior a **0.2W** para FFT 1024 em Xilinx-7



Nosso desempenho frente a literatura









Comparado a outras abordagens

- Implementação mais balanceada e totalmente portátil.
- **Menor uso** de DSPs e LUTs
- Puramente feita em HDL sem **dependência** de **geradores** de **IPs**

Trabalho	Dispositivo	FFT / Mel	LUTs	DSPs	FFs
Este Trabalho	**Kintex-7**	**512 / 40**	**5.9k**	**31**	**5.6k**
Este Trabalho(otimizado)	**Kintex-7**	**512 / 40**	**3.2k**	**31**	**1.5k**
[Tsai 2024]	Zynq-7 EV	512 / 20	14.4k	5	28.3k
[Boujelben 2018]	Artix-7	1024 / 24	16.5k	87	17k
[Zhao et al. 2024]	Artix-7	512 / 26	4.4k	117	3.2

Frequência Máxima e Ciclos de Operação






Poucos trabalhos reportam Fmax e/ou nº ciclos

- **Frequência Máxima** e número de **ciclos** de operação **balanceados**
- De **11** trabalhos, apenas **3** reportam o **número** de **ciclos**
- **8** apresentam a **Frequência Máxima**

Trabalho	Dispositivo	FFT / Mel	Fmax (MHz)	N. Ciclos
Este Trabalho	**Kintex-7**	**512 / 40**	**74.45**	**4,211**
Este Trabalho(otimizado)	**Kintex-7**	**512 / 40**	**108.24**	**4,211**
[Tsai 2024]	Zynq-7 EV	512 / 20	150	13,755
[Boujelben 2018]	Artix-7	1024 / 24	101.74	-
[Zhao et al. 2024]	Artix-7	512 / 26	-	-

Um passo para ASIC


- Os IPs desenvolvidos para FPGA podem ser **facilmente portados** para **ASIC**
- Realizamos síntese para um **PDK aberto** de 130 nm e um **acadêmico** de 7 nm utilizando o **OpenRoad**



Síntese final


Nossas Contribuições

- Um Core de MFCC Aberto, **Parametrizável** e **Portátil**
- Arquitetura **Otimizada** para Desempenho em **Tempo Real**
- Design com alta **Eficiência Energética** e de **Recursos**
- **Adaptável** a diversos tipo de aplicações



Trabalhos Futuros

- **Otimização** para outros **fabricantes** de FPGAs
- Experimentação com uso de **Arquiteturas** de **FPGA SoCs**
- **Otimização** de uso de **recursos** (DSP, LUT, FF..)
- Desenvolvimento de um **SoC** de **referência**





Obrigado, Perguntas?

Link para o projeto:



https://github.com/Unicamp-Odhin/MFCC_Core

SSCAD 25

Extração Eficiente de MFCCs em FPGA: Uma implementação Aberta e Flexível

Julio Avelar, Vinicius Miguel, Tiago Zaparoli, Enzo Bertoloti, Gabriel Oliveira, Rodolfo Azevedo

julio.avelar@students.ic.unicamp.br

LSC COMPUTER SYSTEMS LABORATORY

UNICAMP

